文件名称：RVCore:凿子中的Risc-V实现
文件大小：458KB
文件格式：ZIP
更新时间：2024-04-17 11:09:05
Scala
RVCore 针对 FPGA板的Risc-V处理器。 去做 硬件 设计 管道： 添加超类pipelineStage 添加等待内存响应 基本核心设备： 只读存储器 内存 计时器 CPU信息 可编程中断控制器 串口 总线扩展器 外围设备： PS2键盘控制器 VGA文字控制器 GPIO控制器 七段控制器 其他： QSPI控制器 XADC控制器 测验 管道： 创建轻量级的RV32I模拟器 使用CoSim创建简单的测试环境 创建随机指令生成器进行测试 总线设备： 创建统一的SysBus测试系统 创建适用于所有SysBus设备的合规性测试 软件 编译与链接 统一内存映射系统： 从头文件创建带有地址定义的头文件 根据Top文件中的地址定义创建链接描述文件 创建XDC文件？ 楼宇自动化： 扩展Make功能以包括整个构建过程 标准库： 提供基本功能的