文件名称：适宜FPGA实现的RISC-V代码
文件大小：12.58MB
文件格式：ZIP
更新时间：2023-05-14 07:13:10
RISC-V FPGA verilog
本代码为用VexRiscv项目生成的verilog测试代码, 采用Altera公司的MAX10芯片实现, 工作频率可达120Mhz以上. 可利用OpenOCD实现JTAG调试. 相比之下,其它许多RISC-V代码大多对FPGA并不友好, 编译后很少能跑到40Mhz以上,而且没有JTAG调试能力. 缺点是如果要自己对CPU进行配置,要学习SpinalHDL语言