SDRAM verilog.rar

时间:2012-06-24 03:05:22
【文件属性】:
文件名称:SDRAM verilog.rar
文件大小:291KB
文件格式:RAR
更新时间:2012-06-24 03:05:22
SDRAM CPU 内存 verilog SDRAM的verilog描述。需要的下载吧。
【文件预览】:
verilog
----post_route()
--------run_sim(310B)
--------string_decode_post_route.v(2KB)
--------sdrm_par.sdf(697KB)
--------sdrm_par.v(346KB)
--------post_route.vpd(754KB)
--------tb_post_route.v(8KB)
--------post_route.log(41KB)
--------post_route.cfg(1KB)
----par()
--------run_par(947B)
--------sdrm_par.sdf(697KB)
--------sdrm_par.v(346KB)
--------sdrm.edf(319KB)
--------sdrm.ucf(5KB)
----func_sim()
--------run_sim(176B)
--------tb_sdrm.v(8KB)
--------func_sim.cfg(1KB)
--------string_decode_fn.v(6KB)
--------func_sim.vpd(201KB)
--------func_sim.log(48KB)
----src()
--------brst_cntr.v(1KB)
--------ki_cntr.v(1KB)
--------define.v(758B)
--------ref_cntr.v(1KB)
--------cslt_cntr.v(1KB)
--------sys_int.v(7KB)
--------rcd_cntr.v(1KB)
--------sdrm.v(14KB)
--------sdrmc_state.v(6KB)
--------sdrm_t.v(5KB)
----README(6KB)
----synth()
--------run_synth(62B)
--------setup.scr(3KB)
--------sdrm.scr(3KB)
--------sdrm.edf(319KB)
----micron()
--------bank0.txt(200B)
--------test.v(32KB)
--------mt48lc1m16a1-8a.v(34KB)
--------bank1.txt(200B)
--------mt48lc1m16a1.v(35KB)

网友评论

  • 嗯,对我的设计有一定的帮助,感谢
  • 这是用verilog编写的SDRAM,不是我要找的
  • 代码是有,讲解不是很详细。不过谢谢了