文件名称：DDR SDRAM读写控制模块Xilinx FPGA（已封装，带使用说明）
文件大小：393KB
文件格式：ZIP
更新时间：2022-12-21 19:20:35
FPGA DDR SDRAM Verilog 读写控制
封装好的DDR SDRAM读写控制模块，可以直接用的！改为了同步方式，使用简单！基于MIG但是进行了完整封装！本项目采用Verilog编写，本压缩包不仅包括模块的源代码，还附有“使用说明”、“管脚约束文件”、“宏定义文件”，可移植性好，开箱即用。网上关于Xilinx MIG这个控制DDR读写的IP核有不少帖子，但很多实际下板都不好用，本代码经过实际下板验证正常运行。
【文件预览】：
DDR Module
----Mips54_LoadBoard.xdc(8KB)
----ddr2_read_control.v(2KB)
----Defination.vh(10KB)
----DDR模块使用说明.pdf(467KB)
----ddr2_wr.v(7KB)
----sealedDDR.v(3KB)
----ddr2_write_control.v(3KB)