文件名称：基于Xilinx FPGA的DDR3读写控制模块（包含整个工程）
文件大小：35.06MB
文件格式：ZIP
更新时间：2021-07-25 15:09:51
DDR3 FPGA Xilinx
基于Xilinx FPGA的DDR3控制器读写程序，此程序已经用于实际的项目中，读写控制很稳定。上传的是一个实际的DDR3工程，开发环境为Vivado 2017.4
基于Xilinx FPGA的DDR3读写控制模块（包含整个工程）
【文件属性】：
网友评论
- 数据的写入端口app_wdf_data是直接累加1所得，不是通过实际的用户数据源来写入，对于直接换做用户数据来复制给app_wdf_data是否会存在时序问题呢
- 没有多大的参考价值
- 参考价值不是很大
- 学些了，谢谢分享
- 很好的资料
- 有一定的参考价值
- 怎么下载了打不开。
- 很好的资料