【文件属性】：
文件名称：Xilinx_FPGA中LVDS差分高速传输的实现.doc
文件大小：746KB
文件格式：DOC
更新时间：2022-07-29 17:40:51
FPGA LVDS 高速差分 传输
FPGA中的差分管脚
为了适用于高速通讯的场合，现在的FPGA都提供了数目众多的LVDS接口。如Spartan-3E系列FPGA提供了下列差分标准：
LVDS
Bus LVDS
mini-LVDS
RSDS
Differential HSTL (1.8V, Types I and III)
Differential SSTL (2.5V and 1.8V, Type I)
2.5V LVPECL inputs