文件名称：VHDL加法器
文件大小：293KB
文件格式：ZIP
更新时间：2016-05-25 14:57:16
VHDL加法器
由VHDL语言编写的代码，有逐级进位和超前进位加法器的对比，有仿真波形（xilinx）；
【文件预览】：
加法器实验EDA
----逐级进位加法器截图()
--------逐级10.jpg(53KB)
--------逐级综合.jpg(20KB)
--------(SYEV9BJRX0$1`L}{{VT4GL.jpg(41KB)
--------逐级综合图.jpg(49KB)
--------.DS_Store(6KB)
--------逐级2.jpg(57KB)
----.DS_Store(6KB)
----超前进位加法器截图()
--------超前仿真图.jpg(53KB)
--------超前仿真10.jpg(51KB)
--------超前综合图.jpg(46KB)
--------超前加法器.jpg(25KB)
----超前进位加法器.doc(20KB)
----逐级进位加法器.doc(19KB)