文件名称：Verilog数码管的动态显示
文件大小：12KB
文件格式：ZIP
更新时间：2021-05-08 13:11:14
Verilog
刚学fpga,写了一个数码管的动态显示，供大家交流学习使用
【文件预览】：
Dynamic_display_of _digital_tube
----Dynamic_display_of _digital_tube.ip_user_files()
--------README.txt(130B)
----Dynamic_display_of _digital_tube.hw()
--------Dynamic_display_of _digital_tube.lpr(290B)
----Dynamic_display_of _digital_tube.xpr(6KB)
----Dynamic_display_of _digital_tube.sim()
----Dynamic_display_of _digital_tube.srcs()
--------constrs_1()
--------sources_1()
----Dynamic_display_of _digital_tube.cache()
--------ip()
--------wt()
--------compile_simlib()