基于VerilogHDL语言的新型抢答器设计

【文件属性】：

文件名称：基于VerilogHDL语言的新型抢答器设计

文件大小：2.29MB

文件格式：PDF

更新时间：2014-04-16 15:49:49

verilog 抢答器

本文提出一种基于 Verilog HDL 语言的抢答器设计方法。该设计实现有三组输 入，具有抢答倒计时功能，对各抢答小组成绩进行加减操作并显示的抢答器。文中介绍 抢答器设计架构、硬件电路和控制程序的设计方法。该抢答器采用 Verilog HDL语言模 块化和层次化的思想，使设计十分简单，能够广泛应用于各种竞赛中