文件名称：基于Verilog的三人抢答器
文件大小：1.64MB
文件格式：ZIP
更新时间：2021-09-16 07:40:57
verilog
实现的功能： 1.设计一个十秒的倒计时计时器用于选手看题准备并且设计一个60秒的倒计时用于答题。 2.设计电路实现三人抢答。 3.实现用LCD1602显示当前比赛进行的状态。各个状态如下： （1）抢答前显示开始抢答和该问题为第几个问题（共有5题）：“Begin！”“Question-x”。 （2）若在十秒的该抢答时间内无人抢答，显示失败，下一题。“Fail to quiz!“”Next！“。 （3）抢答后显示抢答选手姓名，如：“Respondent”“Zhangsan”。 （4）选手抢到题后该选手指示灯亮，回答完毕或回答时间到熄灭。 （5）若选手在六十秒的回答时间内未完成回答则显示失败。“Failure！“若在有效的十秒内回答完毕则由裁判对回答的正误判断分别显示“Congratulation！+10““Failure！“。如此反复，共进行五次。 （6）当完成竞赛总数（共5题）题目时，显示竞赛结束。“End of the quiz!” 4.设计计分器对选手的得分进行及时的显示。（答对一题得一分，答错或回答超时扣一分）
【文件预览】：
test7_21
----~$1695056-微集1602-孙海荣.doc(162B)
----test7_21()
--------test7_20.qws(2KB)
--------test7_20.v(8KB)
--------test7_20.map.rpt(34KB)
--------test7_20.cdf(285B)
--------test7_20.tan.rpt(122KB)
--------test7_20.tan.summary(2KB)
--------db()
--------test7_20.fit.rpt(203KB)
--------test7_20.fit.summary(490B)
--------test7_20.fit.smsg(513B)
--------test7_20.flow.rpt(4KB)
--------lcd.v(7KB)
--------test7_20.pin(77KB)
--------test7_20.sof(821KB)
--------test7_20.dpf(239B)
--------test7_20.pof(2MB)
--------test7_20.qpf(903B)
--------lcdcontroller.v(1KB)
--------test7_20.map.summary(383B)
--------test7_20.done(26B)
--------jifen.v(386B)
--------test7_20.qsf(5KB)
--------test7_20.asm.rpt(8KB)
----test7_21.doc(774KB)