基于fpga的抢答器（verilog）

【文件属性】：

文件名称：基于fpga的抢答器（verilog）

文件大小：598KB

文件格式：RAR

更新时间：2015-09-14 10:14:22

verilog fpga 抢答器

1， 用了3个输入代表抢答按钮，如果想设置更过直接更改； 2， 初始时倒计时为10s； 3， 如果倒计时为10s没人抢答，按下复位键，重新开始抢答； 4， 在倒计时10s内有人抢答，则倒计时停止减一； 5， 序号显示的是第一个抢答的人对应的序号，其他人抢答无效； 6， 按下复位键，重新开始抢答。