三人抢答器，Verilog实现.zip

【文件属性】：
文件名称：三人抢答器，Verilog实现.zip
文件大小：1.21MB
文件格式：ZIP
更新时间：2023-05-12 18:52:21
verilog 硬件设计 抢答器 以Verilog HDL硬件描述语言作为平台，结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠，实用于多种智力竞赛活动。artus II工具软件完成了Verilog HDL源程序编写和硬件下载。这个抢答器设计基本上满足了实际比赛应用中的各种需要。