Xilinx Zynq 平台的 HDL 编码器支持包：为 Zynq-7000 SoC 的 FPGA 部分生成代码。-matlab开发

【文件属性】：

文件名称：Xilinx Zynq 平台的 HDL 编码器支持包：为 Zynq-7000 SoC 的 FPGA 部分生成代码。-matlab开发

文件大小：6KB

文件格式：ZIP

更新时间：2024-06-20 06:15:51

matlab

Xilinx:registered:Zynq:registered:-7000 平台的 HDL Coder:trade_mark: 支持包支持生成可使用 Xilinx Vivado:registered: 或 Xilinx ISE 集成到 FPGA 设计中的 IP 核。 当与适用于 Xilinx Zynq-7000 平台的 Embedded Coder:registered: 支持包结合使用时，该解决方案可以使用 C 和 HDL 代码生成对 Xilinx Zynq SoC 进行编程。 硬件/软件协同设计工作流程涵盖仿真、原型设计、验证和实施。 此支持包适用于 R2013a 及更高版本。

【文件预览】：
xilinxzynq7000.mlpkginstall