Intel SoC 器件的 HDL 编码器支持包：为 Altera SoC 的 FPGA 部分生成代码。-matlab开发

【文件属性】：

文件名称：Intel SoC 器件的 HDL 编码器支持包：为 Altera SoC 的 FPGA 部分生成代码。-matlab开发

文件大小：6KB

文件格式：ZIP

更新时间：2024-06-20 05:55:22

matlab

Altera:registered: SoC 平台的 HDL Coder:trade_mark: 支持包支持生成 IP 内核，这些内核可以使用 Altera Qsys:registered: 集成到 FPGA 设计中。 当与用于 Altera SoC 平台的 Embedded Coder:registered: 支持包结合使用时，该解决方案可以使用 C 和 HDL 代码生成对 Altera SoC 进行编程。 硬件/软件协同设计工作流程涵盖仿真、原型设计、验证和实施。 此支持包适用于 R2014b 及更高版本。

【文件预览】：
alterasochdlcoder.mlpkginstall