基本加法电路
1.Half-Adder
半加器(HA)，又称(2,2)计数器。 
2.Full-Adder
全加器(FA)，又称(3,2)计数器。 
3.(m，k)计数器
又称单bit加法器，所有输入同权。
当k=2 时，又称之为(m，2)压缩器。 
4.计数器构造
相等硬件消耗下，好的构造有更低的进位传播延迟，计算速度更快。
下图，线性进位传播有4 级，树形仅为3 级。 
常用加法电路
相比单bit加法，还存在多bit加法。
Carry-Propagate Adders
进位传播加法器(CPA)可以通过一系列全加器的组合来实现。 
Carry-Save Adders
进位保留加法器(CSA)同时接受3 个n-bit 操作数的输入，得到两个n-bit 的计算结果。 
Carry-Lookahead Adder
超前进位加法器(CLA)采用并行的方式进行进位传递，可以大大消除进位传播带来的延迟，所以又叫并行加法器。
但随着加法长度的增长，电路复杂度逐步增大，硬件开销增大，即CLA 是以硬件换取速度的设计。 
Parallel-Prefix Adder
并行前缀加法器(PPA)是拥有不同拓扑结构的CLA，通过解决前缀问题的相关的算法来实现PPA 在二进制加法器中的加速设计。
前缀问题
前缀问题可以描述为n 个输入操作数通过任意一个二元运算符计算得到n 个输出结果。根据前缀操作符的结合律特性，每一个前缀运算符都可以按任意次序进行运算。 
黑点表示一次前缀运算，白点则无处理。 
对应于加法理论，有： 
可证，上图黑点运算符合结合律特性。
常用的PPA结构有三种。
Sklansky 树型结构( PPA-SK)
Brent-Kung 树型结构( PPA-BK)
Kogge-Stone 树型结构( PPA-KS）
扇出、互连线和逻辑深度在不同工艺下有着不同的延迟比重。
可以确定的是，随着工艺尺寸的不断减小，互连线对延迟的影响将成
为主要因素。