记录下芯片的重要数据和内容，方便查阅，无代码实现
参考程序地址：http://www.pudn.com/Download/item/id/3070942.html
http://www.cirmall.com/circuit/2856/
- 2 lora流程概述见下图，可以看到通信过程是通过spi接口实现的，中间的一些寄存器负责了具体的配置。拥有独立的双端口FIFO缓冲
补一个引脚图和引脚说明
- 3 扩频因子：越大速度越慢，接收端对信道的容忍度越大（这么说很不严谨，但是是这个意思）
- 4 纠错编码：见下表（编码率越大容错性越好，但是要传输的速率就降低了，或者说数据包增加了）
- 5带宽：越大越快，但是会牺牲接收灵敏度（就是说可能会错的概率增加了）
- 6 传输时间：经过复杂的计算，大概传输128字节，用31.2k带宽 12 扩频，可以看到大概用2s？如果没有算错的话
- 7 寄存器配置通过spi接口实现
- 8 FIFO 大小为256字节，可控制发送和接受使用，RegFIfoTxBaseAddr和对应的RegFIfoRxBaseAddr指明了发送和接收的FIFO基地址，不满足crc的也会写入FIFO
- 9 操作模式
10 发送和接受状态机：发送情况下，设置tx模式请求后，fifo被发送，之后待机，需要写入数据长度，接受模式要检查payLoadCrcErr标志
11 数字引脚的映射
12 寄存器列表
13 lura下的寄存器
