计算机组成原理寄存器堆设计实验

【文件属性】：

文件名称：计算机组成原理寄存器堆设计实验

文件大小：248KB

文件格式：DOC

更新时间：2022-01-05 02:40:52

文档及代码

1. 学习使用Verilog HDL语言进行时序电路的设计方法 2. 掌握灵活运用Verilog HDL语言进行行为级语言描述的技巧和方法; 3. 学习寄存器堆的数据传送和读写工作原理,掌握寄存器堆的设计方法.