文件名称：RS编解码器的SOC集成设计和验证.pdf
文件大小：2.11MB
文件格式：PDF
更新时间：2022-08-12 12:42:37
嵌入式系统
现代社会已经进入数字信息化的时代，保证信息的准确性和可靠性异 常重要。纠错码是提高信息传输可靠性的一种重要手段，Rs码是一种典型 的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误， 也能纠正突发错误，因而被广泛地应用于数据通信和数据存储系统的差错 控制。同时，随着对Rs码研究的深入以及Rs缡／译码算法的改进和相关 技术的发展，RS码在实际中的应用范围也更加广泛。 本文首先对Rs码的编／译码算法进行了深入的研究和分析，本文的第 二章从基本思想和数学推导两个方面对RS码的编／译码算法给予了详尽的 阐述，并在此基础之上，构造出各种算法的基本电路，为后续的编／解码 器的设计奠定了基础。 随着集成电路设计的复杂度和规模的不断增长，芯片设计所需的时间越来越 长。为了能在较短的时间内设计出更为复杂的芯片，SOC设计越来越受到青睐。 本文所设计的芯片正是一款基于32位微处理器～C,Core所设计的SOC芯片， 该芯片集成了Rs编／解码器和USB2．0模块，该芯片具有高速的数据传输速率和强 大的纠错能力的特点。本文的第三章对基于C,Core进行SOC设计的方法进行了 阐述，并对整个SOC芯片的设计进行了概述。 在理论和设计方法的研究分析的基础上，本文的第四章设计了可以适 用于不同平台的RS(520，512)编／解码器，它具有对大块数据编码的能力， 在译码的过程中具有较高的准确性和较快的速率，因而特别适合于数据存 储系统的差错控制。 本文的最后搭建了整个芯片的验证环境并开发了验证所需要的各种 test case，仿真结果证明编／解码器在对各种Flash芯片进行读写过程中， 在错误字节不超过允许的最大错误数的情况下，都能准确的定位错误和正 确的纠正错误。