文件名称：pysvinst：用于从SystemVerilog文件解析模块定义和实例化的Python库
文件大小：19KB
文件格式：ZIP
更新时间：2024-02-25 00:00:55
python parser package module parsing
皮斯文斯特 该Python库检查SystemVerilog文件，以确定定义了哪些模块以及实例化了哪些模块。 后端使用 ，它对SystemVerilog 2017有很好的支持。 目的 Verilog语言包含用于定义配置和库的功能。 但是，开源工具甚至某些商业综合工具都没有很好地支持这些功能。 通过提取在文件中定义和实例化的模块列表，用户可以通过在Verilog外部构建自己的设计层次结构，然后将该文件列表传递回模拟器/综合工具来解决此问题。 安装 可以通过pip安装此软件包： > pip install svinst 或者，您可以克隆存储库并自己构建软件包。 这需要安装 。 > git c
【文件预览】：
pysvinst-master
----svinst()
--------defchk.py(10KB)
--------__init__.py(45B)
--------svinst.py(228B)
----.github()
--------workflows()
----tests()
--------verilog()
--------test_svinst.py(5KB)
----LICENSE(1KB)
----codecov.yml(462B)
----setup.py(2KB)
----.gitignore(2KB)
----build-manylinux-wheels.sh(632B)
----README.md(4KB)