文件名称：EDA综合实验报告
文件大小：563KB
文件格式：PDF
更新时间：2016-01-23 09:23:03
EDA 设计性
根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1 秒的输入信号脉冲计数允许的信号；1秒计数结束后，计数值被锁入锁存器，计数器 清零，为下一测频周期做好准备。测频控制信号可以由一个独立的发生器产生，即 FTCTRL。根据测频原理，测频控制时序可如图所示（图略）。根据实验要求，FTCTRL 的计数使能信号en能产生一个1秒脉宽周期信号，并对频率计中32位二进制计数器 counter32b的enabl使能段进行同步控制。当en高电平时允许计数；低电平时停止 计数，并保持其所计的脉冲数。在停止计数器间，首先需要一个所存信号load的上 跳沿讲计数器在设置锁存器的好处是数据显示稳定，不会由于周期性的清零信号而不 断闪烁。所存信号，必须有一个清零，信号rst-cnt对计数器进行清零，为下1秒的 计数操作做好准备。