文件名称：EDA实验报告综合
文件大小：4.43MB
文件格式：RAR
更新时间：2015-01-18 19:00:05
EDA报告，三八译码，分频时序逻辑，有限状态机进行时序逻辑的设计
EDA软件的熟悉与使用，三八译码器设计，简单组合逻辑设计，简单分频时序逻辑电路的设计，利用条件语句实现计数分频时序电路，在Verilog HDL中使用函数和任务，always块实现较复杂的组合逻辑电路，利用有限状态机进行时序逻辑的设计
【文件预览】：
EDA实验8.doc
EDA实验7.doc
EDA实验4.doc
EDA实验2.doc
EDA实验3.doc
EDA实验5.doc
EDA实验6.doc
EDA实验1.doc