1位二进制全加/减器设计（实验报告）

【文件属性】：
文件名称：1位二进制全加/减器设计（实验报告）
文件大小：700KB
文件格式：DOC
更新时间：2014-10-06 05:22:28
1位二进制全加器 1位二进制全加器的设计（采用原理图输入） 用原理图输入法设计一个1位二进制半加器；再用两个半加器和一个或门组成一位二进制全加器