VHDL 8位乘法器设计

【文件属性】：

文件名称：VHDL 8位乘法器设计

文件大小：106KB

文件格式：DOC

更新时间：2015-07-15 05:20:07

乘法器 EDA

完整的实验报告 由8位加法器构成的以时序逻辑方式设计的8位乘法器。其乘法原理是：乘法通过逐项位移相加原理来实现，以被乘数的最低位开始，若为1，则乘数左移后与上一次和相加，若为0，左移后以全零相加，直至被乘数的最高位。