乘法器设计Verilog/VHDL程序

【文件属性】：

文件名称：乘法器设计Verilog/VHDL程序

文件大小：374KB

文件格式：RAR

更新时间：2021-08-21 13:46:48

Verilog VHDL FPGA CPLD

乘法器设计实验程序： 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

【文件预览】：
Multiplier
----Tips.txt(188B)
----ex5vhd.zip(413KB)
----ex5vlg.zip(76KB)