文件名称：数字系统仿真VHDL设计课程实验
文件大小：556KB
文件格式：RAR
更新时间：2012-06-07 05:36:44
仿真 VHDL 实验
数字系统仿真VHDL设计课程实验，附实验源代码 实验一. 分频器设计 实验二. VHDL描述风格比较 实验三. 4位可逆计数器 实验四. 7段数码管译码器设计与实现 实验五. 状态机代码验证 实验六. 序列检测器的设计 实验七. 基于ROM的正弦波发生器的设计 实验八. 数字密码锁的设计与实现 实验九. 数字频率计的设计 附录. Altera DE2常用管脚
【文件预览】：
源代码
----实验九()
--------frequent_counter.vhd(7KB)
----实验一()
--------clk.vhd(405B)
----实验五()
--------5.7()
--------5.3()
--------5.4()
--------5.5()
--------5.2()
--------5.1()
--------5.6()
----实验八()
--------locker.vhd(1KB)
----实验六()
--------detector.vhd(1KB)
----PLD与VHDL课程实验要求书.doc(748KB)
----实验四()
--------4.1()
--------4.2()