文件名称：数字系统课程设计（VHDL/Verilog HDL）
文件大小：112KB
文件格式：PDF
更新时间：2014-09-22 15:00:58
vhdl/verilog 数字系统
东南大学数字系统短学期课程设计，主要熟悉利用硬件描述语言VHDL或Verilog HDL来设计系统。掌握仿真软件的应用。
数字系统课程设计（VHDL/Verilog HDL）
【文件属性】：
网友评论
- 一个ppt，说的不是很详细
- 这个只是题目要求，不是代码和报告
- 蛮不错的，要点基本都全了……不过PPT果然不如书本详细啊