基于Verilog的偶数、奇数、半整数分频以及任意分频器设计

【文件属性】：

文件名称：基于Verilog的偶数、奇数、半整数分频以及任意分频器设计

文件大小：49KB

文件格式：DOC

更新时间：2019-02-04 05:21:29

Verilog

基于Verilog的偶数、奇数、半整数分频以及任意分频器设计