VerilogHDL编写的电子钟

【文件属性】：

文件名称：VerilogHDL编写的电子钟

文件大小：2KB

文件格式：V

更新时间：2014-10-15 05:52:40

Verilog FPGA 电子钟 时钟

简洁使用verilog语言编写的数字时钟，并且可以输入预设时间调整，时分秒分三段描述，简洁明了