简易数字时钟的设计vhdl

【文件属性】：

文件名称：简易数字时钟的设计vhdl

文件大小：244KB

文件格式：DOC

更新时间：2014-06-15 10:42:49

EDA实验

①设计一个具有时、分、秒计时，6位时钟显示电路； ②该计时电路为24小时计时制。 实验报告的形式