文件名称：基于FPGA的数字钟
文件大小：287KB
文件格式：ZIP
更新时间：2022-05-04 04:25:43
FPGA 时钟 Verilo
基于FPGA的电子时钟设计，具有调时、整点报时等功能。用简单的计数和进位的功能实现、用6位数码管显示。
【文件预览】：
数字钟
----output_files()
--------kcsj.flow.rpt(7KB)
--------kcsj.done(26B)
--------kcsj.map.smsg(505B)
--------kcsj.map.summary(469B)
--------kcsj.map.rpt(28KB)
----AJXD.v(3KB)
----db()
--------kcsj.map.kpt(6KB)
--------kcsj.ipinfo(163B)
--------kcsj.cmp_merge.kpt(207B)
--------kcsj.hier_info(16KB)
--------kcsj.map.qmsg(15KB)
--------kcsj.lpc.txt(2KB)
--------kcsj.smart_action.txt(5B)
--------kcsj.(1).cnf.hdb(2KB)
--------kcsj.map.cdb(25KB)
--------kcsj.pti_db_list.ddb(246B)
--------kcsj.root_partition.map.reg_db.cdb(566B)
--------kcsj.smp_dump.txt(378B)
--------kcsj.sgdiff.cdb(23KB)
--------kcsj.sld_design_entry_dsc.sci(277B)
--------kcsj.sgdiff.hdb(14KB)
--------kcsj.cbx.xml(86B)
--------kcsj.map_bb.cdb(2KB)
--------kcsj.(0).cnf.hdb(1KB)
--------kcsj.hif(537B)
--------kcsj.map.hdb(19KB)
--------kcsj.pre_map.hdb(14KB)
--------kcsj.map.bpm(1KB)
--------kcsj.(2).cnf.hdb(4KB)
--------kcsj.map_bb.logdb(4B)
--------kcsj.map_bb.hdb(9KB)
--------kcsj.tis_db_list.ddb(246B)
--------kcsj.sld_design_entry.sci(277B)
--------kcsj.lpc.html(964B)
--------kcsj.db_info(140B)
--------kcsj.lpc.rdb(478B)
--------kcsj.map.logdb(4B)
--------kcsj.rtlv_sg_swap.cdb(1007B)
--------kcsj.rtlv_sg.cdb(22KB)
--------kcsj.map.rdb(1KB)
--------kcsj.(2).cnf.cdb(19KB)
--------kcsj.(0).cnf.cdb(2KB)
--------kcsj.cmp.rdb(6KB)
--------kcsj.(1).cnf.cdb(5KB)
--------kcsj.rtlv.hdb(13KB)
--------kcsj.map.ammdb(129B)
--------logic_util_heursitic.dat(0B)
----kcsj.v.bak(7KB)
----key_smg.v(745B)
----kcsj.qpf(1KB)
----kcsj.qws(2KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----kcsj.v(8KB)
----kcsj.qsf(3KB)