文件名称：基于FPGA的序列信号发生器
文件大小：143KB
文件格式：RAR
更新时间：2018-07-13 04:12:24
FPGA 序列信号 verilog
该代码是用状态机组织的序列信号发生器，是学习状态机的很好的代码
【文件预览】：
xulie
----test.eda.rpt(2KB)
----test.qsf(3KB)
----test.done(26B)
----db()
--------test.sgate_sm.rvd(2KB)
--------test.tis_db_list.ddb(213B)
--------test.hif(1KB)
--------test.smart_action.txt(8B)
--------test.map_bb.hdb(8KB)
--------test.map_bb.cdb(1001B)
--------test.map.qmsg(5KB)
--------test.rtlv.hdb(9KB)
--------test.cmp.hdb(9KB)
--------test.hier_info(219B)
--------test.lpc.rdb(388B)
--------test.pre_map.cdb(3KB)
--------logic_util_heursitic.dat(0B)
--------test.lpc.html(430B)
--------test.map_bb.logdb(4B)
--------test.map.logdb(4B)
--------test.map.cdb(2KB)
--------test.map.hdb(9KB)
--------test.sgdiff.cdb(2KB)
--------test.sgate.rvd(1KB)
--------test.db_info(138B)
--------test.map.bpm(491B)
--------test.sld_design_entry_dsc.sci(197B)
--------test.rpp.qmsg(2KB)
--------test.rtlv_sg.cdb(2KB)
--------test.pre_map.hdb(9KB)
--------prev_cmp_test.qmsg(5KB)
--------test.(0).cnf.cdb(2KB)
--------test.syn_hier_info(0B)
--------test.sld_design_entry.sci(197B)
--------test.map.kpt(931B)
--------test.cmp_merge.kpt(200B)
--------test.sgdiff.hdb(9KB)
--------test.tmw_info(58B)
--------test.eda.qmsg(2KB)
--------test.cbx.xml(86B)
--------test.lpc.txt(1KB)
--------test.rtlv_sg_swap.cdb(177B)
--------test.smp_dump.txt(314B)
--------test.cmp.rdb(5KB)
--------test.(0).cnf.hdb(1012B)
----test.flow.rpt(7KB)
----test.qpf(1KB)
----test.map.rpt(23KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----test.v(866B)
----test.map.summary(446B)
----simulation()
--------modelsim()
----test_description.txt(0B)
----test.v.bak(850B)