基于FPGA的数字时钟的设计

【文件属性】：

文件名称：基于FPGA的数字时钟的设计

文件大小：167KB

文件格式：PDF

更新时间：2013-07-14 03:02:33

基于FPGA的数字时钟的设计

：在Q-砒．sⅡ开发环境下，用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字 时钟．通过将设计代码下载到FPGA的开发平台Ahera DE2开发板上进行了功能验证．由于数字时钟的通用性 及Verilog HDL语言的可移植性，冈此本数字时钟可直接应用于各种不同系列的FPGA芯片的设计中．