FPGA课设数字时钟

【文件属性】：

文件名称：FPGA课设数字时钟

文件大小：125KB

文件格式：ZIP

更新时间：2021-07-29 16:11:53

FPGA verilog

本文档包含了FPGA课设数字时钟仿真的完整代码和报告。采用ISE软件，用verilog语言写成，可成功仿真出波形。(附有每个模块的测试代码)

【文件预览】：
FPGA课设数字时钟
----FPGA课设报告.docx(125KB)
----FPGA报告各模块源代码及测试代码.txt(7KB)