文件名称：verilog代码 序列检测器
文件大小：28KB
文件格式：RAR
更新时间：2017-09-17 09:40:30
verilog
verilog代码编写的序列检测器,用xilinx写的
【文件预览】：
xuliejianceqi
----ipcore_dir()
----iseconfig()
--------xuliejianceqi.xreport(20KB)
--------xuliejianceqi.projectmgr(8KB)
----xuliejianceqi_xst.xrpt(12KB)
----xuliejianceqi.prj(32B)
----xuliejianceqi.ngr(932B)
----xuliejianceqi.gise(5KB)
----xuliejianceqi.ngc(2KB)
----xuliejianceqi.xst(1KB)
----fuse.xmsgs(562B)
----xuliejianceqi.xise(35KB)
----xuliejianceqi.stx(0B)
----xuliejianceqi_summary.html(5KB)
----xulie.v(1KB)
----xuliejianceqi_envsettings.html(10KB)
----_xmsgs()
--------xst.xmsgs(367B)
--------pn_parser.xmsgs(573B)
----xuliejianceqi.syr(14KB)
----webtalk_pn.xml(3KB)
----xuliejianceqi.cmd_log(708B)
----xuliejianceqi.v(1KB)
----xilinxsim.ini(21B)
----xulie_stx_beh.prj(96B)
----xuliejianceqi.lso(6B)
----xst()
--------projnav.tmp()
--------dump.xst()
--------work()