文件名称：异步复位，同步释放verilog代码 含仿真testbench
文件大小：128KB
文件格式：ZIP
更新时间：2024-08-28 15:43:49
fpga
异步复位，同步释放
【文件预览】：
asyn_reset
----output_files()
--------asyn_reset.flow.rpt(8KB)
--------asyn_reset.map.summary(620B)
--------asyn_reset.map.rpt(20KB)
--------asyn_reset.done(26B)
----asyn_reset.v.bak(450B)
----db()
--------asyn_reset.map_bb.cdb(2KB)
--------asyn_reset.hier_info(156B)
--------asyn_reset.cmp_merge.kpt(210B)
--------asyn_reset.lpc.html(372B)
--------asyn_reset.map_bb.logdb(4B)
--------asyn_reset.lpc.txt(1KB)
--------asyn_reset.cmp.rdb(5KB)
--------asyn_reset.(0).cnf.cdb(893B)
--------asyn_reset.pre_map.hdb(10KB)
--------asyn_reset.map.bpm(574B)
--------prev_cmp_asyn_reset.qmsg(5KB)
--------asyn_reset.map.cdb(2KB)
--------asyn_reset.lpc.rdb(403B)
--------asyn_reset.(0).cnf.hdb(669B)
--------asyn_reset.sld_design_entry_dsc.sci(277B)
--------asyn_reset.tmw_info(67B)
--------asyn_reset.tis_db_list.ddb(246B)
--------asyn_reset.map.qmsg(5KB)
--------asyn_reset.sld_design_entry.sci(277B)
--------asyn_reset.rtlv_sg_swap.cdb(204B)
--------asyn_reset.map.rdb(1KB)
--------asyn_reset.rtlv.hdb(10KB)
--------asyn_reset.ipinfo(163B)
--------asyn_reset.map.ammdb(129B)
--------asyn_reset.map.logdb(4B)
--------asyn_reset.rtlv_sg.cdb(902B)
--------asyn_reset.pti_db_list.ddb(246B)
--------asyn_reset.sgdiff.cdb(2KB)
--------asyn_reset.map_bb.hdb(9KB)
--------asyn_reset.map.hdb(10KB)
--------asyn_reset.smart_action.txt(5B)
--------asyn_reset.root_partition.map.reg_db.cdb(224B)
--------asyn_reset.hif(425B)
--------logic_util_heursitic.dat(0B)
--------asyn_reset.db_info(140B)
--------asyn_reset.map.kpt(340B)
--------asyn_reset.sgdiff.hdb(10KB)
--------asyn_reset.cbx.xml(92B)
----asyn_reset_nativelink_simulation.rpt(993B)
----asyn_reset.qws(2KB)
----simulation()
--------modelsim()
----asyn_reset.v(514B)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----tb_asyn_reset.v(356B)
----asyn_reset.qsf(3KB)
----asyn_reset.qpf(1KB)
----tb_asyn_reset.v.bak(196B)