文件名称：UART：UART外设的实现
文件大小：10KB
文件格式：ZIP
更新时间：2024-03-08 17:38:17
SystemVerilog
串口 UART外设的实现。 港口地图 clk-系统时钟RSTn-系统复位-低电平有效开始-按下以开始TX发送的按钮data_in-TX发送的数据输入data_out-从RX传输采样的数据RX-RX引脚TX-TX引脚 参数 debounce_period_Hz-按钮启动的去抖动周期clk_divisor-用于正确波特率时钟的系统时钟除数num_bits-每次传输的位数奇偶校验-奇偶校验选择 UART传输包 起始位[1]-数据位[num_bits]-奇偶校验位[1]-停止位[1]
【文件预览】：
UART-main
----src()
--------top.sv(1KB)
--------tx_fsm()
--------d_reg()
--------debouncer()
--------d_ff()
--------one_shot()
--------rx_fsm()
----README.md(721B)
----.gitattributes(66B)