文件名称：异步超前进位加法器设计 (2009年)
文件大小：84KB
文件格式：PDF
更新时间：2024-06-10 02:39:43
自然科学 论文
提出了一种新的高速加法器电路。该加法器采用混合握手协议，将超前进位与异步自定时技术相结合，根据进位链出现的概率大小来分配进位路径，可以在保持异步结构低功耗的同时提高运算速度。仿真结果表明，在SMIC0.18μm工艺下，32位异步超前进位加法器平均运算完成时间为0.880932ns，其速度是同步串行加法器的7.33倍，是异步串行加法器的1.364倍和异步进位选择加法器的1.123倍，且电路面积和功耗开销小于异步进位选择加法器。