文件名称:张逸凯_171840708_数电第五次实验报告1
文件大小:2.73MB
文件格式:PDF
更新时间:2022-08-03 18:23:18
1. 复习锁存器和触发器的工作原理. 2. 复习时序电路中电路时序图的分析和阅读. 3. 学习如何对时序电路进行仿真,了解Verilog语言中阻塞赋值语句和非
文件名称:张逸凯_171840708_数电第五次实验报告1
文件大小:2.73MB
文件格式:PDF
更新时间:2022-08-03 18:23:18
1. 复习锁存器和触发器的工作原理. 2. 复习时序电路中电路时序图的分析和阅读. 3. 学习如何对时序电路进行仿真,了解Verilog语言中阻塞赋值语句和非