文件名称：Cadence高速电路设计：Allegro Sigrity SI-PI-EMI设计指南
文件大小：1.75MB
文件格式：ZIP
更新时间：2018-07-31 15:09:07
ibis
Cadence高速电路设计：Allegro Sigrity SI-PI-EMI设计指南中的DDR3仿真模型
【文件预览】：
Original
----signoise.log,2(2KB)
----allegro.jrl(839KB)
----sigxp.run()
--------cases.cfg,1(56B)
--------cases.cfg(80B)
--------case0()
--------signoise.cfg,1(157B)
--------signoise.cfg(154B)
----signoise.run()
--------cases.cfg,1(56B)
--------cases.cfg(80B)
--------signoise.cfg,1(133B)
--------case1()
--------signoise.cfg(135B)
----signoise.log(3KB)
----sigxp.dml,1(702KB)
----interconn.iml,1(99KB)
----memorycontroller.ibs(366KB)
----interconn.iml(185KB)
----memory.ibs(370KB)
----ibis_models.inc,1(0B)
----sweep_rpt_tab.txt(2KB)
----modeleditor.log(189B)
----sigxp.dml(702KB)
----devices.dml,1(705KB)
----signoise.log,3(2KB)
----devices.dml(705KB)
----signoise.log,1(77KB)
----DDR_case.brd(3.93MB)
----sigxp.jrl(22KB)