Verilog模块例化小工具

【文件属性】：

文件名称：Verilog模块例化小工具

文件大小：52KB

文件格式：MLAPP

更新时间：2022-09-12 16:14:32

FPGA开发小工具

用于Verilog代码中模块的例化，可直接先将module部分转换成例化后的语句，并且实现代码对齐。使用MATALB2019a的APPdesigner编写