元件例化16位全加器（Verilog）

【文件属性】：

文件名称：元件例化16位全加器（Verilog）

文件大小：2.93MB

文件格式：ZIP

更新时间：2022-01-20 15:58:25

fpga开发

利用半加器和全加器实现，打包的工程文件，包括测试文件