文件名称：ahb2sram_master
文件大小：8.1MB
文件格式：ZIP
更新时间：2022-05-03 21:40:16
综合资源 soc设计 verilog amba总线
针对给定的AMBA AHB SRAM Slave接口模块，设计特定传输操作的Master模块 //设计指标： //AMBA AHB2.0 接口 //32bit 数据位宽 //先写入数据，后读出数据确认 //传输要求1：0x0 ‐> 0x8, INCR //传输要求2：0x10‐> ？, INCR4 //传输要求2：0x28‐> ？, WRAP8 其中wrap,incr可以自动计算，具体细节参考我主页文章，部分代码来源于https://mp.weixin.qq.com/s/P4jevRrkga2DF93UPXLUJg