文件名称：管脚描述-matlab开发stm32
文件大小：1.23MB
文件格式：PDF
更新时间：2024-06-23 18:00:45
SPI UART 转换
6.2 管脚描述 表 2 管脚描述 管脚 符号 TSSOP28 HVQFN32 类型 描述 CS /A0 10 7 I SPI芯片选择或I2C总线器件地址选择A0。如果SPI 配置由I2C/ SPI 管脚选择，那么该管脚为SPI芯片 选择管脚（施密特触发，低电平有效）。如果I2C总 线配置由I2C/ SPI 管脚选择，那么用户可通过该管 脚和A1 脚来改变器件的基址。如需选择器件地址， 请参考表 32。 CTSA 2 31 I UART 清除发送（低电平有效）。 CTSA 管脚上的 逻辑 0（低电平）表示 modem 或数据集准备接受 SC16IS752/SC16IS762 的发送数据。可通过读 MSR [4]测试状态。当通过增强型特性寄存器 EFR[7]使 能自动 CTS 功能用于硬件流控制操作时，该管脚 仅影响发送和接收操作。 CTSB 16 15 I UART 清除发送（低电平有效），通道 B。CTSB管 脚上的逻辑 0 表示 modem 或数据集准备接受 SC16IS752/SC16IS762 的发送数据。可通过读 MSR [4]测试状态。当通过增强型特性寄存器 EFR[7]使 能自动 CTS 功能用于硬件流控制操作时，该管脚 仅影响发送和接收操作。 I2C/ SPI 9 6 I I2C总线或SPI接口选择。如果该管脚为高电平，则 选择I2C总线接口。如果该管脚为低电平，则选择 SPI接口。 IRQ 15 14 O 中断（开漏、低电平有效）。当中断源在中断使能 寄存器(IER)中使能时，中断被使能。中断条件包 括：输入管脚的状态变化，接收错误，可用的接收 缓冲数据，可用的发送缓冲空间，或当检测到 modem状态标志时。在该管脚和VDD之间必须连接 一个外部电阻（3.3V时 1KΩ，2.5V时 1.5KΩ）。 SI/A1 11 8 I SPI数据输入管脚或I2C总线器件地址选择A1。如果 SPI配置由I2C/ SPI 管脚选择，则该管脚为SPI数据 输入管脚。如果I2C总线配置由I2C/ SPI 管脚选择， 那么用户可通过该管脚和A0 脚来改变从机的基 址。如需选择器件地址，请参考表 32。 SO 12 9 O SPI数据输出管脚。如果SPI配置由I2C/ SPI 管脚选 择，那么该管脚为可三态输出的管脚。如果I2C总 线配置由I2C/ SPI 管脚选择，那么该管脚未定义且 必须悬空。 SCL/SCLK 13 10 I I2C总线或SPI输入时钟。 - 7 -