文件名称：数据声明语法-微积分入门Ⅰ 一元微积分 -(日）小平邦彦
文件大小：10.44MB
文件格式：PDF
更新时间：2024-07-29 18:52:30
System Verilog 中文
第五章 数据声明 主题 SystemVerilog 3.1a 语言参考手册 第五章 数据声明 主题 主题 主题 描述 5.1 简介（一般信息） 在 SystemVerilog 中存在几种形式的数据：文本值（参见 第二章）、参数（参见第二十一章）、常量、变量、线网、以 及属性（参见第六章）。 在 Verilog-2001 中，常量可以是文本值、genvar 参数、 localparam 和 specparam。Verilog-2001 还具有变量和 线网。变量必须使用过程语句写入，线网必须通过连续赋值 或端口写入。 SystemVerilog 扩展了变量的功能，变量既可以使用过程 语句写入，也可以像 wire 那样使用单一的连续赋值进行驱 动。由于关键字 reg 在许多情况下不再描述用户意图，所以 加入了关键字 logic 作为等价于 reg 的更为精确的描述。 Verilog-2001 已经不赞成使用术语―寄存器‖，取而代之的 是术语―变量‖。 除了隐式线网之外，SystemVerilog 遵从 Verilog 中关于 数据必须在其使用之前声明的规定。隐式线网的规则与 Verilog-2001 中的规定相同。 变量可以是静态的（在实例化的时候分配存储空间并且永远 不会释放），也可以自动的（在进入变量作用范围（例如任 务、函数或块）时分配并在退出时释放）。C 语言具有 static 和 auto 关键字。SystemVerilog 遵从 Verilog 中关于静态 缺省存储类，以及自动的任务和函数的规则，但允许在这些 任务和函数中使用静态存储覆盖一个特定变量的动态存 储。 5.2 数据声明语法 5.3 常量 常量是永远也不会改变的命名数据变量。SystemVerilog 中有三种类型的常量，它们分别使用关键字 localparam、 specparam 和 const 声明。所有这三种类型的常量都使用