文件名称:基于FPGA的H.264去块滤波系统的优化设计 (2008年)
文件大小:322KB
文件格式:PDF
更新时间:2024-06-15 04:54:17
工程技术 论文
提出一种H.264去块滤波系统的优化设计方法。通过合理设计流水线级数提高并行性,适当增加内部SRAM来提高系统速度和总线利用率,使用一种层次化的有限状态机设计方法,实现对数据流的精确控制并且有效降低硬件实现复杂度。基于FPGA的验证结果显示在最坏情况下滤波每个宏块平均只需220个时钟,比原有方案快10个时钟以上。