Verilog设计小技巧-综合文档

【文件属性】：

文件名称：Verilog设计小技巧-综合文档

文件大小：103KB

文件格式：ZIP

更新时间：2024-06-03 15:09:12

Verilog设计小技巧

Verilog设计小技巧同步时序逻辑: Ø 同步时序逻辑的状态寄存器组的值只可能在唯一的触发条件发生时可改变。异步时序逻辑的状态寄存器值改变的触发条件

【文件预览】：
Verilog设计小技巧.pdf