文件名称：H.264去块效应滤波器的算法设计与电路实现 (2007年)
文件大小：279KB
文件格式：PDF
更新时间：2024-06-04 02:38:35
自然科学 论文
H.264视频编码标准的去块效应滤波器在改善视频主观质量的同时，也引入了巨大的计算量。为了得到一个高处理能力和低电路规模的去块效应滤波器，提出一种将对外部存储器的读写操作与滤波计算并行执行的滤波算法，并给出了该算法的电路结构。基于0.18μm的工艺，用Verilog语言对该算法和结构进行了实现。结果表明，综合后电路的关键路径最大时延为7ns，电路规模低于1.65万门，能够以111.7帧／s的帧率对1280×720分辨率的图像进行滤波处理。与现有的设计相比，本设计节省了32.5％的面积，同时提高了79.3％