文件名称：full_add.zip
文件大小：1KB
文件格式：ZIP
更新时间：2023-12-03 12:58:17
fpga
3bit串行全加器，veriolg语言编写，附带测试文件，test.v文件为主要文件，test_tb.v为对应测试文件，含有一个单独的全加器，通过串行连接
【文件预览】：
test.v
test_tb.v
full_add.zip
【文件属性】：
【文件预览】：
test.v
test_tb.v
【文件预览】：
test.v
test_tb.v