文件名称：生成确定性测试图形的内建自测试方法 (2005年)
文件大小：286KB
文件格式：PDF
更新时间：2024-06-17 21:11:52
工程技术 论文
为了以低的硬件开销自动生成高效率的确定型测试图形，提出一种新型的内建自测试（BIST）方法。先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形，然后对生成的图形排序以取得低功耗测试序列，再选择状态机优化和综合方案，最后自动生成BIST电路描述。由于结合了确定性测试和伪随机测试的优点，该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色，特别适于CMOS组合逻辑电路的测试。基于ISCAS85 Benchmark的实验结果表明，所设计的BIST电路在硬件开销、速度、测试功耗等方面