文件名称：测量较低时钟频率的相位噪声和相位抖动资料下载
文件大小：425KB
文件格式：PDF
更新时间：2024-07-27 04:15:40
Verilog时钟
本期我将讨论在测量较低时钟频率的相位噪声和相位抖动时出现的一个非常常见的问题。在所有条件相同的情况下，我们通常期望分频的低频时钟产生比高频时钟更低的相位噪声。在数量上，你可能会记得这是20log（N）规则。 然而，20log（N）规则仅适用于相位噪声，而不适用于综合相位噪声或相位抖动。相位抖动通常应该大致相同。而且，由于我们的频率足够低，所以在实际测量中我们不会发现这种关系是成立的。所以本期的问题是-为什么会这样呢？